ID do artigo: 000084823 Tipo de conteúdo: Mensagens de erro Última revisão: 30/09/2014

Erro:<altera_pll file="" name="" variation="">: A configuração especificada faz com que o oscilador controlado por tensão (VCO) vá além do limite.</altera_pll>

Ambiente

    Intel® Quartus® II Subscription Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Devido a um problema no software Quartus® II versão 12.1, você pode ver este erro no gerenciador de plug-in megaWizard™ Altera_PLL ao usar a opção Habilitar parâmetros de clock de saída física manualmente definir os valores do contador M e N, mesmo que a frequência de VCO esteja dentro da faixa operacional suportada do dispositivo. Este problema ocorre ao gerar um Altera_PLL com um valor de contador M maior que 255 e um valor de contador N de 1.

Resolução

Se você precisar de um valor de contador M de 256 ou mais e um valor de contador N de 1, você precisará executar as seguintes etapas para implementar a configuração desejada para o seu Altera_PLL:

  1. Insira todos os parâmetros desejados na megafunção Altera_PLL com as duas exceções a seguir:
    1. Insira um valor de frequência de clock de referência igual a duas vezes o valor da frequência real do clock de referência.
    2. Insira um valor de 2 para o fator de divisão (N-Counter).
      (Ao usar o valor N de 2 e uma frequência de clock de referência duas vezes da frequência real do clock, o Gerenciador de plug-in megaWizard será capaz de gerar configurações legais para o Altera_PLL).
  2. Crie o arquivo de variação de megafunção clicando em Concluir.
  3. Abra o _0002.v arquivo criado pelo Altera_PLL MegaWizard Plug-In Manager.  Este arquivo está localizado em um sub-diretório para seu projeto no Pasta.  Faça as modificações necessárias para os seguintes parâmetros:
    1. Localize o parâmetro .reference_clock_frequency .  O valor será o dobro da frequência de clock desejada.  Modifique o valor para igualar a frequência real do clock de referência.
    2. Localize o parâmetro .n_cnt_bypass_en e altere o valor de "falso" para "verdadeiro".
  4. Salve e feche _0002.v.
  5. Se você for realizar simulações funcionais da megafunção Altera_PLL, faça as mesmas alterações de parâmetro da etapa 3 acima no arquivo .vo , localizado na pasta _sim no diretório do projeto.

Este problema está programado para ser corrigido em uma versão futura do software Quartus II.

Produtos relacionados

Este artigo aplica-se a 16 produtos

FPGA SoC Cyclone® V SX
FPGA Cyclone® V GT
FPGA Stratix® V GX
FPGA Cyclone® V GX
FPGA Stratix® V GT
FPGA Stratix® V GS
FPGA Arria® V GZ
FPGA Arria® V SX SoC
FPGA SoC Cyclone® V ST
FPGA Arria® V ST SoC
Acex® 1K
FPGA Arria® V GX
FPGA Arria® V GT
FPGA Cyclone® V E
FPGA Stratix® V E
FPGA SoC Cyclone® V SE

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.