ID do artigo: 000084855 Tipo de conteúdo: Solução de problemas Última revisão: 02/09/2014

Posso ignorar com segurança DIV_CLK avisos críticos para o fPLL quando usado na proporção de velocidades de 66:40 em transceptor Stratix® V GX/GS/GT FPGA e Arria® V GZ FPGA transceptor?

Ambiente

    Software Intel® Quartus® II
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Se você instanciar várias cópias da mesma instância do transceptor usando a caixa de velocidades 66:40, o software Quartus® II mesclará as várias fPLLs em uma única entidade, se possível. Quando isso for feito, o software Quartus II informará este aviso crítico sobre as fPLLs que foram removidas do design.

Resolução

Sim, você pode ignorar com segurança DIV_CLK avisos críticos relatados para o fPLL usado na proporção de velocidades de 66:40 em transceptores Stratix® V GX/GS/GT FPGA e Arria® V GZ FPGA.

Produtos relacionados

Este artigo aplica-se a 3 produtos

FPGA Stratix® V GX
FPGA Stratix® V GS
FPGA Stratix® V GT

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.