ID do artigo: 000084869 Tipo de conteúdo: Solução de problemas Última revisão: 11/09/2012

Por que o sinal byteenable não alterna entre os dois endereços de acesso quando um componente escravo Avalon MM de 32 bits é usado para ler sobre o Mestre de Avalon PCIe 64bits no SoPC Builder?

Ambiente

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Devido a um bug no SOPC Builder, o byteenable não muda entre as duas transações de leitura quando
o PCIe® mestre tem uma largura de barramento mais ampla do que os escravos (ou seja, 32/16/8 bits Avalon Slave).

Este problema existe em Quartus® Projeto de software II usando o SOPC Builder.

Para resolver este problema, você pode adicionar um Avalon®-Ponte de pipeline MM entre PCIe Master e o escravo.

Este problema é corrigido em Qsys.

Produtos relacionados

Este artigo aplica-se a 1 produtos

Dispositivos programáveis Intel®

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.