ID do artigo: 000084885 Tipo de conteúdo: Solução de problemas Última revisão: 01/07/2015

Por que meu kit de desenvolvimento PCIe não enumera e/ou aparece no link após carregar um arquivo de programação SOF?

Ambiente

    PCI Express*
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição Devido a um problema com algum BIOS e algum SO, notavelmente o CentOS 6, o link não pode enumerar automaticamente o hard IP Altera® para PCI® Express se o FPGA estiver configurado após a fase de descoberta do BIOS/SO ter concluído.
Resolução

Pressione o botão reset na placa-mãe para que ocorra uma reinicialização morna (uma em que a energia é mantida para que a imagem FPGA seja retida). Na maioria dos casos, isso deve fazer com que o BIOS/SO reenviar dispositivos conectados e permitir que o FPGA seja visto no link PCIe.

Como alternativa, certifique-se de que o kit de desenvolvimento seja configurado antes que a fase de descoberta do BIOS/SO comece a partir de reinicialização a frio (dentro de 100 ms). Para fazer isso, ligue o kit de desenvolvimento externamente e apenas ligue a placa-mãe quando o FPGA estiver configurado ou certifique-se de que o FPGA esteja configurado usando o modo FPP.

Produtos relacionados

Este artigo aplica-se a 16 produtos

FPGA Stratix® V GX
FPGA SoC Cyclone® V ST
FPGA Arria® V GX
FPGA SoC Cyclone® V SX
FPGA Stratix® V GS
FPGA Cyclone® V GT
FPGA Stratix® V GT
FPGA Arria® V GZ
FPGA Cyclone® V GX
FPGA SoC Cyclone® V SE
FPGA Stratix® V E
FPGA Intel® Arria® 10 GX
FPGA Intel® Arria® 10 SX SoC
FPGA Intel® Arria® 10 GT
FPGA Arria® V ST SoC
FPGA Arria® V SX SoC

1

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.