ID do artigo: 000084896 Tipo de conteúdo: Solução de problemas Última revisão: 26/02/2013

Por que não consigo embalar meu segundo registro de pipeline de sinal de carga no Bloco DSP ao inferir a funcionalidade mult_accum de rede?

Ambiente

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Quando o cliente inferir o módulo mult_accum, ele verá que o segundo registro de pipeline do sinal de carga não pode ser embalado no Bloco DSP.  Isso afetará os resultados da análise de sincronização.

Resolução

Para resolver este problema, use o ALTMULT_ACCUM MegaCore® para pré-formar a embalagem do registro.

Produtos relacionados

Este artigo aplica-se a 2 produtos

FPGAs Arria® V e FPGAs SoC
FPGA Stratix® V GX

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.