O design de exemplo de teste SerialLite III gerado com o núcleo IP usa o modo de clocking padrão (SCM) e as configurações de parâmetro padrão. Para executar a simulação no modo de clocking avançado (ACM), as configurações padrão no testbench precisam ser modificadas manualmente para corresponder às configurações do usuário na GUI do editor de parâmetros IP.
1. Navegue até o nome de variação de <ip>_example/seriallite_iii/example_testbench\' e abra o arquivo \'test_env.v\' em um editor de texto.
2. Modifique o seguinte test_env parâmetros para corresponder às configurações do editor de parâmetros IP do usuário.
- user_clock_frequency (Frequência de clock do usuário necessária)
- pll_ref_freq (Frequência do clock de referência do transceptor)
- pll_ref_var (Frequência do clock de referência do transceptor)
- data_rate (Taxa de dados do transceptor por via)
- meta_frame_length (Comprimento do quadro meta)
- ecc_enable (Proteção ECC)
Observe o seguinte test_env os parâmetros não são usados no modo de clocking avançado e podem ser ignorados.
- reference_clock_frequency (frequência do clock de referência fPLL)
- coreclkin_frequency (Frequência do clock principal)
3. Vá para \'./vsim\' sub-diretório e abra \'run_vsim.fazer\' arquivo em um editor de texto.
Um. Adicionar \' definir ADVANCED_CLOCKING\' para a opção de comando vsim.
B. Defina o número de vias em \'-G/test_env/vias=\'.
- O número padrão de vias é definido como 5.
4. Execute a simulação de acordo com o procedimento descrito no guia do usuário serialLite III.