ID do artigo: 000084951 Tipo de conteúdo: Solução de problemas Última revisão: 02/09/2012

Quais são as restrições de SDC equivalentes do TimeQuest para registros de captura de leitura do controlador de SRAM QDR II em um dispositivo Stratix II?

Ambiente

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

As restrições de SDC de TimeQuest equivalentes para a captura de leitura do controlador legado QDRII SRAM no dispositivo Startix® II são:

set_max_delay -0.2 -, de * a resync*
set_min_delay -1.6 -, de * a resync*

Essas restrições na Análise estática de temporização do software Quartus® II (TAN) são:

set_instance_assignment nome SETUP_RELATIONSHIP "– 0,2 ns" -de * a resync*
set_instance_assignment nome HOLD_RELATIONSHIP "– 1,6 ns" -de * a resync*

Produtos relacionados

Este artigo aplica-se a 1 produtos

FPGAs Stratix® II

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.