ID do artigo: 000084964 Tipo de conteúdo: Solução de problemas Última revisão: 18/08/2012

As interfaces DDR2 usando o controlador de memória suave podem não fechar a sincronização ao segmentar Arria dispositivos V ou Cyclone V

Ambiente

    Intel® Quartus® II Subscription Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT

Problema crítico

Descrição

Este problema afeta os produtos DDR2 e LPDDR2.

Interfaces usando o controlador de memória suave podem não fechar sincronização Arria dispositivos V e Cyclone V.

Resolução

A solução alternativa para este problema é usar um dispositivo diferente Semente.

Este problema será corrigido em uma versão futura.

Produtos relacionados

Este artigo aplica-se a 2 produtos

FPGAs Arria® V e FPGAs SoC
FPGAs Cyclone® V e FPGAs SoC

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.