ID do artigo: 000084974 Tipo de conteúdo: Solução de problemas Última revisão: 31/12/2013

Para que domínio do clock são os rx_hi_ber e rx_block_lock do PHY IP 10GBASE-R síncrono?

Ambiente

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Os rx_hi_ber e rx_block_lock do PHY IP 10GBASE-R são síncronos para o sinal phy_mgmt_clk.

Produtos relacionados

Este artigo aplica-se a 5 produtos

FPGA Stratix® V GS
FPGA Stratix® V GT
FPGA Stratix® V GX
FPGA Arria® V GT
FPGA Arria® V GZ

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.