ID do artigo: 000084984 Tipo de conteúdo: Solução de problemas Última revisão: 18/07/2016

Direção de porta incorreta para dispositivos SerialLite II IP de Arria® V, Cyclone® V e Stratix® V

Ambiente

    Intel® Quartus® Prime Standard Edition
    SerialLite II v18.1
BUILT IN - ARTICLE INTRO SECOND COMPONENT

Problema crítico

Descrição

O núcleo SerialLite II IP define incorretamente o sentido para a porta err_rr_8berrdet como a porta de saída. Esse problema afeta os dispositivos Arria® V, Cyclone® V e Stratix® V.

Resolução

Para contornar esse problema, mude o sentido da porta err_rr_8berrdet para entrada e conecte a porta àporta de saída r x_errdetect do transceptor PHY personalizado.

Este problema foi corrigido na versão 18.1 do núcleo SerialLite II IP.

Produtos relacionados

Este artigo aplica-se a 8 produtos

FPGA Arria® V GT
FPGA Arria® V GX
FPGA Arria® V ST SoC
FPGA Arria® V SX SoC
FPGAs Cyclone® V e FPGAs SoC
FPGA Stratix® V GS
FPGA Stratix® V GT
FPGA Stratix® V GX

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.