Quando um dispositivo com TMS TCK e ambos com alta potência é ligado, o controlador JTAG TAP deve permanecer dentro da base ou TEST_LOGIC/RESET. No entanto, durante alguns processos de energização, a transição do baixo nível sem potência para um TMS alto nível alimentado ocorre em momentos ligeiramente diferentes no tempo entre e TCK. Consulte a Figura 9 em UM 122 (usando a linguagem de congestionamento para ISP por meio de um processador embarcado).
Se TMS e TCK subir para um alto nível ao mesmo tempo, TMS TCKou se subir antes, você não deve ter um problema. No entanto, TCK TMSse subir antes, o controlador JTAG TAP reconhecerá uma borda crescente no clock da máquina de estado, com um sinal igual a TMS 0, e irá mudar o dispositivo para o estado RUN_TEST/IDLE. O dispositivo permanece neste estado até receber mais sinais de controle da porta JTAG. Portanto, TCK deve ser baixa através de um resistor de 1 kOhm, tanto para dispositivos em branco quanto para dispositivos programados. Consulte a Figura 4 em UM 95 (Programabilidade no sistema em MAX Dispositivos)