ID do artigo: 000085012 Tipo de conteúdo: Solução de problemas Última revisão: 17/10/2011

O roteamento Stratix V pode falhar devido ao congestionamento se o Fitter colocar os E/S no mesmo local

Ambiente

  • Intel® Quartus® II Subscription Edition
  • E/S
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Problema crítico

    Descrição

    O roteamento pode falhar devido ao congestionamento, se diferente localmente Os sinais roteados são usados para registrar entradas de clock e registros de saída de E/S colocadas (pelo Fitter ou por atribuições de localização do usuário) em no mesmo local.

    Resolução

    Promova um dos sinais de falha para usar o global ou o quadrante rede de clock.

    Produtos relacionados

    Este artigo aplica-se a 1 produtos

    FPGAs Stratix® V

    Isenção de responsabilidade

    1

    Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

    O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.