ID do artigo: 000085024 Tipo de conteúdo: Solução de problemas Última revisão: 17/10/2011

A implementação da megafunção ALTGX no modo de latência determinística pode gerar uma mensagem de aviso no software Quartus II para Cyclone IV GX

Ambiente

  • Intel® Quartus® II Subscription Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Problema crítico

    Descrição

    Se você implementar uma megafunção ALTGX na Latência Determinística modo, o software Quartus II pode gerar mensagens semelhantes à o seguinte:Aviso (10541): Aviso de declaração de sinal VHDL em c4gx_test.vhd(62): usou o valor padrão implícito para o sinal "pll_reconfig_done" porque o sinal nunca foi atribuído um valor ou um padrão explícito Valor. O uso do valor padrão implícito pode introduzir design não intencional Otimizações. Aviso (10036): aviso verilog HDL ou VHDL em c4gx_test.vhd(142): objeto "wire_receive_pcs0_signaldetect" atribuído um valor, mas nunca Ler

    Resolução

    Você pode ignorar essas mensagens com segurança.

    Produtos relacionados

    Este artigo aplica-se a 1 produtos

    FPGAs Cyclone® IV

    O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.