ID do artigo: 000085043 Tipo de conteúdo: Documentação e informações do produto Última revisão: 12/01/2015

Como evitar a fusão do contador de saída PLL no Quartus® II 12.1 e posterior para dispositivos Intel® Stratix®, Arria® V e Cyclone® V FPGA?

Ambiente

    Software Intel® Quartus® II
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Nas versões 12.1 e posteriores da Quartus® II, você pode usar a variável QSF UNFORCE_MERGE_PLL_OUTPUT_COUNTER para evitar que os contadores de saída PLL se fundim em dispositivos Stratix® V, Arria® V ou Cyclone® V.

Resolução

Abaixo, um exemplo da atribuição que está sendo feita em um contador de saída PLL:

set_instance_assignment -name UNFORCE_MERGE_PLL_OUTPUT_COUNTER ON -para "mypll:inst|mypll_0002:mypll_inst|altera_pll:altera_pll_i*"

Artigos relacionados

Produtos relacionados

Este artigo aplica-se a 15 produtos

FPGA SoC Cyclone® V SX
FPGA Stratix® V E
FPGA Cyclone® V GT
FPGA Stratix® V GX
FPGA Stratix® V GT
FPGA Cyclone® V GX
FPGA Stratix® V GS
FPGA Arria® V GZ
FPGA Arria® V SX SoC
FPGA SoC Cyclone® V ST
FPGA Arria® V ST SoC
FPGA Arria® V GX
FPGA Arria® V GT
FPGA Cyclone® V E
FPGA SoC Cyclone® V SE

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.