ID do artigo: 000085094 Tipo de conteúdo: Solução de problemas Última revisão: 14/12/2015

Possível erro de sintaxe ao executar simulação de PHY abstrata com ModelSim e Tcl

Ambiente

  • Intel® Quartus® Prime Pro Edition
  • Simulação
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Problema crítico

    Descrição

    Se você executar uma simulação de PHY abstrata com ModelSim e certas versões de TCl, incluindo a versão 8.4.11, pode ocorrer um erro de sintaxe semelhante ao seguinte:

    # extra characters after close-brace

    # while compiling

    # "lappend files {*}[ findFiles ]

    # "

    # ("foreach" body line 2)

    # while compiling

    # "foreach dir {

    # lappend files {*}[ findFiles ]

    # }"

    # (compiling body of proc "findFiles", line 4)

    # invoked from within

    # "findFiles "../../../../." "altera_emif_nios_forces_abphy.sv" "

    # invoked from within

    # "join [ findFiles "../../../../." "altera_emif_nios_forces_abphy.sv" ] \n "

    # invoked from within

    # "set force_files [ join [ findFiles "../../../../." "altera_emif_nios_forces_abphy.sv"

    ] \n ]"

    # (file "altera_emif_check_abphy_nios_forces.tcl" line 34)

    Resolução

    A solução alternativa para este problema é fazer um dos seguintes:

    • Digite a origem de dentro do prompt de comando ModelSim, que usará um versão diferente do Tcl.
    • Mude a versão do Tcl em uso para uma versão diferente, como 8.5.9.

    Este problema é corrigido na versão 15.1.1.

    Produtos relacionados

    Este artigo aplica-se a 1 produtos

    FPGAs Intel® Arria® 10 e FPGAs SoC

    O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.