Compilador IP para PCI Express não pode negociar a taxa de dados da 2ª Geração em alguns dispositivos

A negociação automática para a taxa de dados da 2ª Geração pode falhar em alguns dispositivos. Quando essa falha ocorre, o compilador IP para PCI Express não é capaz para mudar para a taxa de dados da 2ª Geração.

Todos os compiladores IP para as variações PCI Express Da 2ª Geração que visam um Arria II GZ, Stratix IV GT ou Stratix IV GX.

Não existe solução alternativa para variações com transceptores configurados para usar o ATX PLL. Você deve configurar os transceptors para usar o PLL da CMU.

Para habilitar o núcleo de IP a negociar com a taxa de dados da 2ª Geração, gerar uma configuração que usa o CMU PLL. Nas versões 10.0 e 10.1, mas não na versão 11.0 ou 11.1, você deve seguir estas etapas:

1. Após gerar o compilador PCI Express variações e antes de compilar o projeto, mude o diretório para a localização da instância de megafunção do transceptor. O diretório contém uma <variação>_serdes.v ou <variação>_serdes.vhd , dependendo do HDL.
2. Dependendo da instância de megafunção do transceptor HDL, siga uma dessas etapas:
3. Se a instância de megafunção do transceptor for gerada no HDL Verilog, digite o seguinte comando:

• Se a instância de megafunção do transceptor for gerada em VHDL, digite o seguinte comando:

Este problema será corrigido em uma versão futura do compilador de IP para PCI Express.