ID do artigo: 000085097 Tipo de conteúdo: Solução de problemas Última revisão: 14/12/2015

Por que o sinal Altera PLL IP phase_done não afirmar na simulação de nível de porta da mudança de fase dinâmica?

Ambiente

  • Intel® Quartus® II Subscription Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descrição

    Devido a um problema na versão 15.0.2 ou anterior do software Quartus® II, os phase_done podem não afirmar após uma mudança de fase pelo pulso de phase_en na simulação de nível de porta de mudança de fase dinâmica com IP PLL Altera.

    Esse problema afeta apenas a simulação.

    Resolução

    Este problema é corrigido na Intel® Quartus® Prime Standard Software versão 16.0

    Produtos relacionados

    Este artigo aplica-se a 15 produtos

    FPGA Cyclone® V GT
    FPGA Stratix® V GX
    FPGA Cyclone® V GX
    FPGA Stratix® V GT
    FPGA Stratix® V GS
    FPGA Arria® V GZ
    FPGA Arria® V SX SoC
    FPGA SoC Cyclone® V ST
    FPGA Arria® V ST SoC
    FPGA Arria® V GX
    FPGA Arria® V GT
    FPGA Cyclone® V E
    FPGA Stratix® V E
    FPGA SoC Cyclone® V SE
    FPGA SoC Cyclone® V SX

    O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.