ID do artigo: 000085126 Tipo de conteúdo: Documentação e informações do produto Última revisão: 13/08/2012

Como a E/S diferencial psuedo é implementada Stratix bancos de E/S laterais do dispositivo II?

Ambiente

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

É possível criar E/S psuedo-diferencial em bancos laterais Stratix® ii dispositivos implementando dois pinos de E/S de E/S de uma única terminada.

Altera® recomenda que você implemente quaisquer padrões psuedo-diferenciais utilizando os pares de pinos diferenciais existentes (ou seja, LVDS & CLK). A razão para isso é que esses pares de pinos têm uma margem de inclinação mais apertada do que os pinos de E/S normais não diferenciais.

Uma saída seria simplesmente construída roteamento do seu sinal para dois registradores de saída (um em cada pino de IOE diferencial) um registro com clock direto fora do seu clock, o outro fora do inverso do seu clock.

Uma entrada é basicamente a mesma, você precisa usar o par de pinos diferencial, mas apenas a entrada de polaridade positiva é usada. Em outras palavras, apenas o pino não invertido é necessário para ser especificado no design, o pino invertido é reservado quando um padrão de E/S diferencial é atribuído. Qualquer entrada utilizará apenas o sinal positivo e será referenciada ao VREF (que ainda é necessário).

 

Produtos relacionados

Este artigo aplica-se a 1 produtos

FPGAs Stratix® II

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.