É possível criar E/S psuedo-diferencial em bancos laterais Stratix® ii dispositivos implementando dois pinos de E/S de E/S de uma única terminada.
Altera® recomenda que você implemente quaisquer padrões psuedo-diferenciais utilizando os pares de pinos diferenciais existentes (ou seja, LVDS & CLK). A razão para isso é que esses pares de pinos têm uma margem de inclinação mais apertada do que os pinos de E/S normais não diferenciais.
Uma saída seria simplesmente construída roteamento do seu sinal para dois registradores de saída (um em cada pino de IOE diferencial) um registro com clock direto fora do seu clock, o outro fora do inverso do seu clock.
Uma entrada é basicamente a mesma, você precisa usar o par de pinos diferencial, mas apenas a entrada de polaridade positiva é usada. Em outras palavras, apenas o pino não invertido é necessário para ser especificado no design, o pino invertido é reservado quando um padrão de E/S diferencial é atribuído. Qualquer entrada utilizará apenas o sinal positivo e será referenciada ao VREF (que ainda é necessário).