ID do artigo: 000085143 Tipo de conteúdo: Solução de problemas Última revisão: 11/09/2012

A comutação manual do clock e a substituição manual funcionam corretamente quando nenhum dos clocks de entrada PLL está sendo alternado em dispositivos Cyclone III?

Ambiente

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Não, a comutação manual do clock e a substituição manual operam corretamente apenas quando as entradas PLL inclk0 e inclk1 estão ambas a ser alternados em dispositivos Cyclone® III. O PLL precisa de ambas as bordas do clock de inclk0 e inclk1 para alterar o clock de entrada do clock principal para o clock secundário.

Isso se aplica a todas as famílias de dispositivos que aceitam comutação manual do clock.

Produtos relacionados

Este artigo aplica-se a 10 produtos

FPGAs Cyclone® III
FPGA Cyclone® II
FPGAs Stratix®
FPGA Stratix® GX
FPGAs Stratix® II GX
FPGAs Stratix® II
FPGA Stratix® IV GX
FPGAs Stratix® III
FPGA Stratix® IV GT
FPGA Stratix® IV E

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.