No software Quartus® II versão 6.1 e 7.0, você não pode configurar o Gerenciador de plug-in megawizard® ALT2GXB no modo BÁSICO (com largura de bloco deserializador definida como largura dupla) a taxas de dados nas faixas de 2,5 Gbps-3.125 Gbps e 2 Gbps-3.125 Gbps para configuração1 e configuração2 mencionadas abaixo.
configuração1: a largura da interface PLD=16, 8B/10B e o correspondente de taxa são usados.
configuração2: largura da interface PLD=16, sem 8b/10b, sem matcher de taxas e sem bloco de pedidos de byte.
A razão para essa restrição de taxa de dados é que na versão 6.1, o Alt2GXB Megawizard permite uma taxa de dados máxima de 5 Gbps e 4 Gbps para a configuração 1 e a configuração 2, respectivamente. Quando você usa a opção '/2' no 'fator de divisão de taxa de dados'(na tela 'Geral' do Alt2GXB Megawizard), você pode atingir a taxa de dados efetiva de até 2,5 Gbps para configuração1 e 2 Gbps para configuração2.
Esta restrição é fixa a partir do software Quartus II versão 7.1.
Portanto, para executar o transceptor até 3,125 Gbps de taxa de dados nas configurações acima mencionadas, use o Megawizard com a taxa de dados permitida e, em seguida, altere manualmente os seguintes parâmetros na saída .v/.vhd dos arquivos gerados pelo Megawizard ALT2GXB.
cmu_pll_inclock_period
rx_cru_inclock_period
rx_data_rate
tx_data_rate
O exemplo a seguir mostra a modificação necessária para obter a taxa de dados efetiva de 3 Gbps para configuração1, para um arquivo verilog gerado pelo Alt2GXB Megawizard.
Passo 1: defina o megawizard ALT2GXB na configuração1. Defina a frequência de entrada do clock de referência para 125 MHz. Defina a taxa de dados para 5 Gbps. Defina o "fator de divisão de taxa de dados" para 2. De acordo com esta configuração, o transceptor é executado a 2,5 Gbps.
O .v gerado tem os seguintes valores de parâmetro.
alt2gxb_component.cmu_pll_inclock_period = 8000
alt2gxb_component.rx_cru_inclock_period =8000
alt2gxb_component.rx_data_rate = 5000
alt2gxb.component.tx_data_rate =5000
Etapa 2: Edite o arquivo .v acima. Você já usou 125 MHz (5 Gbps =125* 40) na etapa 1. Para obter a taxa máxima de dados de 6 Gbps, você deve alterar a frequência do clock de referência de entrada para 150 MHz (150* 40 = 6 Gbps). Como você usou o "fator de divisão de taxa de dados" de 2 na etapa 1, você obterá a taxa de dados efetiva de 3 Gbps. A seguir estão as alterações necessárias no arquivo .v.
alt2gxb_component.cmu_pll_inclock_period = 6667
alt2gxb_component.rx_cru_inclock_period =6667
alt2gxb_component.rx_data_rate = 6000
alt2gxb.component.tx_data_rate =6000
--Para simulação de RTL de verilog funcional em ferramentas de terceiros, altere os seguintes parâmetros no arquivo .vo.
nliOl.inclk1_period
nliOl.inclk2_period
nlilO.cruclk0_period
nlilO.cruclk1_period
nlilO.cruclk2_period
Para este exemplo, altere os valores dos parâmetros acima para 6667 (para refletir o clock de referência de entrada de 150 MHz).