ID do artigo: 000085150 Tipo de conteúdo: Mensagens de erro Última revisão: 27/08/2013

Erro: a porta de entrada habilitada do receptor SERDES ou do átomo de transmissor "rx_0" deve ser conduzida por uma porta de saída de clock do PLL rápido

Ambiente

  • Intel® Quartus® II Subscription Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descrição

    A ALTLVDS_RX megafunção no software Quartus® II versão 10.0 SP1 define incorretamente o pino rx_enable para std_logic_vector(0 down to 0) no modo PLL externo. A sintaxe do corrrect deve ser std_logic.

    Resolução

    Um patch está disponível para corrigir este problema para o software Quartus II versão 10.0 SP1. Baixe e instale o Patch 1.114 no link abaixo.

    Este problema está corrigido no Software Quartus II versão 10.1.

    Produtos relacionados

    Este artigo aplica-se a 4 produtos

    FPGA Stratix® IV E
    FPGA Stratix® IV GX
    FPGA Stratix® IV GT
    FPGAs Stratix® III

    Isenção de responsabilidade

    1

    Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

    O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.