ID do artigo: 000085164 Tipo de conteúdo: Solução de problemas Última revisão: 29/11/2012

Qual é a "especificação de temporização de largura de pulso mínima" do sinal de redefinição global para o controlador UniPHY?

Ambiente

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

A reinicialização global no controlador UniPHY está conectada à porta de mutação PLL. Portanto, a largura mínima de pulso (tARESET) do PLL para o seu dispositivo será a especificação de temporização da largura de pulso mínima.
Por exemplo, tARESET para dispositivos Stratix® IV e Stratix® V são de 10ns.

Produtos relacionados

Este artigo aplica-se a 7 produtos

FPGA Stratix® IV E
FPGA Stratix® IV GT
FPGA Stratix® IV GX
FPGA Stratix® V E
FPGA Stratix® V GS
FPGA Stratix® V GT
FPGA Stratix® V GX

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.