ID do artigo: 000085212 Tipo de conteúdo: Mensagens de erro Última revisão: 11/09/2012

Erro: não é possível acessar a cadeia JTAG

Ambiente

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Você pode receber esta mensagem de erro durante a detecção automática de possibilty devido a um problema de cabo de download, O TDO não está conectado corretamente, um sinal TCK barulhento ou TDI curto para GND.

Aqui estão algumas etapas sugeridas para resolver o problema:

  1. Certifique-se de que os resistores pull-up e pull-down conectados aos pinos JTAG estejam seguindo os valores recomendados conforme indicado no respectivo manual do dispositivo.
  2. Verifique a conectividade da cadeia JTAG e a integridade do sinal TCK. Altera recomenda puxar o pino TCK baixo através de um resistor de rebaixamento. Certifique-se também de que o sinal TCK está limpo para evitar qualquer falha de programação ou de configuração JTAG.
  3. Use outro USB-Blaster ou™ outro cabo de download. Isso é para garantir que o cabo de download está funcionando.
  4. Verifique a tensão vista nos pinos do cabeçalho JTAG para ver se eles estão em níveis apropriados. O cabo de download é alimentado pela placa, portanto, certifique-se de que sua placa está corretamente alimentada.
  5. Certifique-se de que todas as fontes de alimentação do dispositivo estejam dentro das condições de operação recomendadas. Consulte o manual do respectivo dispositivo para obter o nível de tensão correto.

Produtos relacionados

Este artigo aplica-se a 2 produtos

FPGAs Cyclone®
FPGAs Stratix®

1

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.