ID do artigo: 000085267 Tipo de conteúdo: Solução de problemas Última revisão: 12/09/2012

A reconfg_clk do módulo de reconfiguração pode ser impulsionada por ref_clk?

Ambiente

  • PCI Express*
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descrição

    Se você usar o Stratix V Hard IP com CVP, o reconfig_clk deve ser o mesmo que o refclk para CVP. Para não CVP, ela pode ser derivada de uma fonte de clock de execução livre separada.

    Resolução

     

    Produtos relacionados

    Este artigo aplica-se a 1 produtos

    FPGA Stratix® V GX

    O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.