ID do artigo: 000085277 Tipo de conteúdo: Documentação e informações do produto Última revisão: 01/01/2015

Como eu habilite o Clock 2 do usuário do HPS na versão 14.1 do software Intel® Quartus® II?

Ambiente

  • Intel® Quartus® II Subscription Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descrição

    Devido a um problema na versão 14.1 do software Intel® Quartus® II, o Clock de usuário 2 do HPS não pode ser habilitado do HPS Megawizard no Qsys.

    Resolução

    Para contornar esse problema na versão 14.1 do software Intel® Quartus® II, siga as etapas abaixo:

    Para habilitar o clock 2 do usuário do HPS

    1. Salve seu projeto Qsys e saia do Qsys
    2. Abra o arquivo .qsys contendo a instância do HPS em um editor de texto <project Name>.qsys
    3. Procure o parâmetro S2FCLK_USER2CLK_Enable e configure-o como true
      <parameter name="S2FCLK_USER2CLK_Enable" value="true" />
    4. Salvar o arquivo .qsys
    5. Abra o projeto no Qsys e gere o sistema

    Nota: as etapas acima podem precisar ser repetidas se os parâmetros do HPS forem editados em Qsys.

    Para definir a frequência do Clock de usuário do HPS 2

    A frequência do clock do usuário 2 do HPS deve ser definida manualmente, seguindo o fluxo de clocking personalizado do pré-carregamento, conforme usado para o software Quartus® II 13.1 e anterior. Esse fluxo atualiza o nome de arquivo de entrega BSP gerado/<bsp>/gerado/pll_config.h

    Consulte a seguinte página Rocketboards para obter mais detalhes: http://www.rocketboards.org/foswiki/Documentation/PreloaderClockingCustomization131

    Em seguida, uma restrição de clock como a abaixo deve ser adicionada a qualquer arquivo .sdc. Certifique-se de que o arquivo .sdc deve ser fornecido após o arquivo .qip.

    create_clock -period <HPS User Clock 2 period> [get_pins -compatibility_mode *|fpga_interfaces|clocks_resets|h2f_user2_clk]

    Produtos relacionados

    Este artigo aplica-se a 5 produtos

    FPGA Arria® V ST SoC
    FPGA Arria® V SX SoC
    FPGA SoC Cyclone® V SX
    FPGA SoC Cyclone® V SE
    FPGA SoC Cyclone® V ST

    O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.