ID do artigo: 000085300 Tipo de conteúdo: Mensagens de erro Última revisão: 15/04/2013

Erro: o nó do bloco serdes DPA 'lvds_rx:lvds_rx_inst0|altlvds_rx:ALTLVDS_RX_component|lvds_rx_lvds_rx:auto_generated|lvds_rx_dpa3' não está conectado corretamente na porta 'RXFCLK'. Ele deve estar conectado a uma das portas válidas listadas...

Ambiente

  • Intel® Quartus® II Subscription Edition
  • PLL
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descrição

    Devido a um problema no software Quartus® II versão 12.1 e posterior, você pode ver este erro em dispositivos Arria® V ao usar a função ALTLVDS_RX mega no modo PLL externo.

    Erro: o nó do bloco serdes DPA 'lvds_rx:lvds_rx_inst0|altlvds_rx:ALTLVDS_RX_component|lvds_rx_lvds_rx:auto_generated|lvds_rx_dpa3' não está conectado corretamente na porta 'RXFCLK'. Ele deve estar conectado a uma das portas válidas listadas abaixo. Informações: podem ser conectadas à porta LVDSCLK de arriav_pll_lvds_output WYSIWYG Informações: podem ser conectadas à porta OUTCLK de generic_pll WYSIWYG

    Resolução

    Para resolver este problema, um buffer LVDS precisa ser inserido entre o pll externo e a instância ALTLVDS no rx_inclock e nas portas rx_enable.

    Consulte a solução relacionada abaixo para saber como adicionar um buffer LVDS intermediário entre o PLL externo e o ALTLVDS IP.

    Produtos relacionados

    Este artigo aplica-se a 5 produtos

    FPGA Arria® V GT
    FPGA Arria® V ST SoC
    FPGA Arria® V GX
    FPGA Arria® V GZ
    FPGA Arria® V SX SoC

    O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.