ID do artigo: 000085319 Tipo de conteúdo: Solução de problemas Última revisão: 01/01/2015

Os Arria V têm restrições de posicionamento de E/S semelhantes com pinos HSTL e SSTL em comparação com dispositivos Arrix II GX?

Ambiente

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Não, Arria® V não possuem restrições de posicionamento de E/S semelhantes com pinos HSTL e SSTL em comparação com dispositivos Arrix II GX.

Você pode utilizar todos os pinos de saída/bidirecional HSTL e SSTL disponíveis em um banco de E/S Arria dispositivo V.

Para as restrições de colocação de E/S para dispositivos Arria II GX, você pode consultar as Diretrizes de conexão de pinos da família de dispositivos Arria II (PDF).

Artigos relacionados

Produtos relacionados

Este artigo aplica-se a 8 produtos

FPGA Arria® V GT
FPGA Stratix® V E
FPGA Arria® V ST SoC
FPGA Arria® V GX
FPGA Stratix® V GX
FPGA Arria® V SX SoC
FPGA Stratix® V GS
FPGA Stratix® V GT

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.