Há um problema com os controladores de alto desempenho DDR e DDR2 SDRAM baseados em AFI (HPC I) que faz com que os sinais DQS e DQSn gerem um pulso extra após uma explosão de gravação, conforme mostrado na Figura 1 abaixo.
Este problema afeta® projetos que usam os dispositivos DDR e DDR2 SDRAM de meia-taxa I com destino aos dispositivos Stratix IV, Stratix III e Arria® II GX. O HPC DDR baseado em AFI e O HPC SDRAM DDR2 no modo de taxa total não são afetados.
Este problema não causará qualquer problema funcional ao seu sistema se você estiver usando o pino DM. Como o pulso extra é gerado após uma explosão de gravação, o pulso extra não causará a gravação de dados incorretos no SDRAM porque o controlador afirma que o pino DM é alto após a explosão de gravação.
A DDR e a SDRAM DDR2 HPC II não são afetadas por este problema.