Em Arria® V, alguns pares diferenciais têm apenas um dos sinais em um grupo de DQ.
Quando um par diferencial deste tipo é usado para o clock de memória no UniPHY IP, nas versões do software Quartus® II versão 11.1, a colocação alcança um ajuste bem-sucedido. No entanto, na versão 12.0 do software Quartus II, o posicionamento resulta na seguinte mensagem de erro de ajuste:
Erro (175020): restrição ilegal do pino à região: não há locais válidos na região
No arquivo Ip UniPHY xxx_addr_cmd_pads.v, encontre a declaração local de USE_ADDR_CMD_CPS_FOR_MEM_BK e altere-a de falsa para verdadeira.
Recompile o projeto.
A recomendação para o tempo ideal é colocar os dois pinos do par diferencial do clock de memória em um grupo de DQ, mas em versões futuras do software Quartus II, um ajuste bem-sucedido também deve ser alcançado quando apenas um dos pinos estiver no grupo DQ.