ID do artigo: 000085343 Tipo de conteúdo: Solução de problemas Última revisão: 13/05/2014

Por que a instrução De clock de boneco de dispositivo de leitura não é confiável ao usar as opções QUAD e DUAL E/S no asmi parallel Intel® FPGA IP?

Ambiente

    Intel® Quartus® II Subscription Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Quando a entrada read_dummyclk do asmi parallel Intel® FPGA IP é afirmada, o IP executa uma leitura do registro de controle não volátil do dispositivo de configuração epcq para determinar o número de ciclos de manequim necessários para uma operação de leitura rápida.

Devido a um problema com o IP, as saídas do FPGA não são tri-definidas durante a operação de status de leitura no momento em que o dispositivo EPCQ deve devolver os dados.  Isso leva a um conflito nos sinais DATA[3.0].  Este conflito pode significar que o valor incorreto é devolvido.

Resolução

Não use as opções de E/S DUAL ou QUAD disponíveis no asmi parallel Intel® FPGA IP.

Este problema foi resolvido no software Quartus® II versão 14.0 e em diante.

Artigos relacionados

Produtos relacionados

Este artigo aplica-se a 15 produtos

FPGA SoC Cyclone® V SX
FPGA Cyclone® V GT
FPGA Stratix® V GX
FPGA Stratix® V GT
FPGA Cyclone® V GX
FPGA Stratix® V GS
FPGA Arria® V GZ
FPGA Arria® V SX SoC
FPGA Arria® V GX
FPGA Arria® V GT
FPGA Cyclone® V E
FPGA Stratix® V E
FPGA SoC Cyclone® V SE
FPGA SoC Cyclone® V ST
FPGA Arria® V ST SoC

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.