ID do artigo: 000085348 Tipo de conteúdo: Solução de problemas Última revisão: 15/01/2013

String literal encontrado onde não-array type std.standard.integer era esperado

Ambiente

    Intel® Quartus® II Subscription Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Este erro pode ser visto durante a simulação de megafunções PLL Altera geradas em VHDL a partir do software Quartus® II versão 12.1, quando os parâmetros do clock de saída de phisical são habilitados no MegaWizard™ e um Fator de multiplicação fracionada (k) foi especificado.

 

 

Resolução

Para resolver esse problema no software Quartus II versão 12.1, as megafunções PLL Altera PLL devem ser geradas no Verilog se a configuração manual do Fator multiplicador fracionário (k) for necessária.

Este problema está programado para ser corrigido em uma versão futura do software Quartus II.

Produtos relacionados

Este artigo aplica-se a 15 produtos

FPGA SoC Cyclone® V SX
FPGA Cyclone® V GT
FPGA Stratix® V GX
FPGA Stratix® V GT
FPGA Cyclone® V GX
FPGA Stratix® V GS
FPGA Arria® V GZ
FPGA Arria® V SX SoC
FPGA SoC Cyclone® V ST
FPGA Arria® V ST SoC
FPGA Arria® V GX
FPGA Arria® V GT
FPGA Cyclone® V E
FPGA Stratix® V E
FPGA SoC Cyclone® V SE

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.