ID do artigo: 000085351 Tipo de conteúdo: Solução de problemas Última revisão: 15/04/2013

Devido a um problema no software Quartus® II versão 12.1 e posterior, você pode ver este erro em dispositivos Stratix® V ao usar a megafunção ALTLVDS_TX no modo PLL externo.

Ambiente

    Intel® Quartus® II Subscription Edition
    PLL
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Devido a um problema no Software Quartus® II versão 12.1 e posterior, você pode ver este erro em dispositivos Stratix® V ao usar a função ALTLVDS_TX mega no modo PLL externo.

 

Erro: o nó do transmissor serdes "lvds_tx:lvds_tx_inst0|altlvds_tx:ALTLVDS_TX_component|lvds_tx_lvds_tx:auto_generated|outclock_tx" não está conectado corretamente na porta 'ENABLE0'. Ele deve estar conectado a uma das portas válidas listadas abaixo. Informações: podem ser conectadas à porta LOADEN de stratixv_pll_lvds_output WYSIWYGInfo: pode ser conectada à porta OUTCLK de generic_pll WYSIWYG

 

 

Resolução

Para resolver este problema, um buffer LVDS precisa ser inserido entre o pll externo e a instância ALTLVDS no tx_inclock e nas portas tx_enable.

Revise o artigo abaixo para saber como adicionar um buffer LVDS intermediário entre o PLL externo e o IP ALTLVDS.

Este problema é corrigido a partir do software Intel® Quartus® Prime Pro Edition versão 12.1.

Artigos relacionados

Produtos relacionados

Este artigo aplica-se a 1 produtos

FPGA Stratix® V GX

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.