ID do artigo: 000085367 Tipo de conteúdo: Solução de problemas Última revisão: 01/01/2015

Qual diretriz de atribuição de pinos devo usar para SRAM QDR II com latência de leitura de 1,5?

Ambiente

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Para SRAM QDR II com latência de leitura de 1,5, use a mesma diretriz de atribuição de pinos para SRAM QDR II com latência de 2,5. A diretriz de atribuição de pinos para o dispositivo SRAM QDRII com latência de 2,5 ciclos é dada na tabela 2-9 no manual do manual do manual da interface de memória externa do dispositivo e do planejamento de pinos (PDF).

Conecte o pino do clock de complemento (CQn) ao pino CQn (não ao pino DQSn) e ao pino CQ ao pino DQS no dispositivo.

Produtos relacionados

Este artigo aplica-se a 1 produtos

FPGA Stratix® IV GX

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.