ID do artigo: 000085374 Tipo de conteúdo: Solução de problemas Última revisão: 13/01/2014

Qual é a frequência operacional máxima para uma interface de memória externa usando o PHY personalizado?

Ambiente

  • Intel® Quartus® II Subscription Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descrição A especificação máxima de frequência de rede de clock global suportada é de 717 MHz para os dispositivos de Stratix® V mais rápidos. Portanto, a frequência máxima alcançável para uma interface de memória externa personalizada usando um PHY personalizado e a rede de clock global é de 717 MHz.
    Resolução

    Para criar uma interface executando em uma frequência superior a 717 MHz, use os controladores de memória baseados no UniPHY. Eles utilizam a rede de clock PHY (PHYCLK), que pode operar até 800 MHz.

    Para obter mais informações sobre a rede PHYCLK, consulte as Interfaces de memória externa no capítulo Stratix dispositivos V no volume 2 do manual de dispositivos Stratix V.

    Produtos relacionados

    Este artigo aplica-se a 4 produtos

    FPGA Stratix® V E
    FPGA Stratix® V GS
    FPGA Stratix® V GT
    FPGA Stratix® V GX

    Isenção de responsabilidade

    1

    Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

    O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.