ID do artigo: 000085387 Tipo de conteúdo: Solução de problemas Última revisão: 11/09/2012

Por que vejo descontinuidade na explosão de dados de leitura no barramento mem_dq mesmo quando não altero o endereço da linha durante a operação de leitura usando o controlador baseado em DDR3 SDRAM UniPHY e Altmemphy?

Ambiente

    Intel® Quartus® II Subscription Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Ao implementar o controlador de memória baseado em DDR3 SDRAM UniPHY e Altmemphy, o usuário notará que durante a operação de leitura, o barramento mem_dq não fornece uma explosão contínua, mesmo quando não há alteração de endereço da linha. Você verá esse comportamento na simulação também.

Resolução

Você precisa atualizar manualmente CFG_RDBUFFER_ADDR_WIDTH hdL alt_mem_ddrx_controller.v para corrigi-lo.

Defina CFG_RDBUFFER_ADDR_WIDTH para:
Taxa completa - 8
Meia taxa - 7
Taxa trimestral - 6

Este problema será corrigido em uma versão futura do software Quartus® II.

Produtos relacionados

Este artigo aplica-se a 8 produtos

FPGA Stratix® V GX
FPGAs Stratix® III
FPGA Stratix® IV GT
FPGA Stratix® IV GX
FPGA Stratix® IV E
FPGA Stratix® V GT
FPGA Stratix® V E
FPGA Stratix® V GS

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.