ID do artigo: 000085388 Tipo de conteúdo: Solução de problemas Última revisão: 13/03/2014

Informações (332171): Os seguintes valores de incerteza do clock são menores do que os valores recomendados que seriam aplicados pelo comando derive_clock_uncertainty

Ambiente

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

As mensagens de informações sobre a incerteza do clock podem ser vistas em algumas aplicações UniPHY IP.

Informações (332171): Os seguintes valores de incerteza do clock são menores do que os valores recomendados que seriam aplicados pelo comando derive_clock_uncertainty
Informações (332172): a transferência do clock de configuração de mem_cq_n[0] (Ascensão) para if0|pll0|pll_afi_clk (Ascensão) tem incerteza 0.000 que é menor do que a incerteza recomendada 0,090

A razão para essas mensagens é que, neste caso específico, as incertezas do clock são intencionalmente zeradas porque elas já estão incluídas em outro lugar na análise de tempo.

Resolução

É recomendável pesquisar pelo clock afetado no arquivo UniPHY IP SDC e verificar se as declarações são observadas do tipo:

# Clock Uncertainty é contabilado pelo ... parâmetros pathjitter

set_clock_uncertainty -de [get_clocks] 0
set_clock_uncertainty -para [get_clocks] 0

Essas mensagens de informações podem ser ignoradas com segurança.

 

Produtos relacionados

Este artigo aplica-se a 4 produtos

FPGA Stratix® V GX
FPGA Stratix® V GT
FPGA Stratix® V GS
FPGA Stratix® V E

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.