ID do artigo: 000085389 Tipo de conteúdo: Solução de problemas Última revisão: 11/09/2012

Qual é o status do circuito JTAG durante o power-on-reset (POR)?

Ambiente

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição O status do circuito JTAG durante o POR está no modo de redefinição.

Produtos relacionados

Este artigo aplica-se a 1 produtos

FPGAs Stratix®

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.