ID do artigo: 000085392 Tipo de conteúdo: Mensagens de erro Última revisão: 15/08/2012

Erro: não foi possível ler o arquivo "<variation_name>_phy_ddr_timing.tcl": nenhum arquivo ou diretório enquanto executa a "fonte"<variation_name>_phy_ddr_timing.tcl" (arquivo "<sub-directory>/<variation_name>_phy_ddr_timing.sdc" linha 33)<...

Ambiente

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

No software Quartus® II versão 9.1 e 9.1SP1, o script sdc não pode ser origem do arquivo "_phy_ddr_timing.tcl" durante a compilação, se os arquivos IP para ALTMEMPHY ou controladores de alto desempenho para interfaces DDR2 e DDR3 SDRAM em dispositivos Arria® II GX e Stratix® IV não estiverem localizados no diretório de alto nível do projeto.

 

A solução alternativa é colocar uma cópia do _phy_ddr_timing.tcl no diretório de projetos de nível superior.

 

Para que o comando DDR do Relatório de Perguntas de Tempo funcione, também coloque uma cópia desses arquivos tcl no diretório de projetos de nível superior:

 

1. _phy_ddr_pins.tcl

2. _phy_report_timing.tcl

3. _ phy_report_timing_core.tcl

 

Se você re-gerar o IP, você precisará copiar os arquivos tcl novamente. Espera-se que este problema seja corrigido em uma versão posterior do software Quartus II.

Produtos relacionados

Este artigo aplica-se a 4 produtos

FPGA Arria® II GX
FPGA Stratix® IV GT
FPGA Stratix® IV GX
FPGA Stratix® IV E

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.