ID do artigo: 000085443 Tipo de conteúdo: Mensagens de erro Última revisão: 06/05/2014

Erro: pcie_sv_hip_de_hip_status_0: erro # args: deve ser "proc_quartus_synth nome"

Ambiente

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Ao recompilar o design de referência PCI Express® fornecido com AN465, ocorre o seguinte erro:

Erro: pcie_sv_hip_de_hip_status_0: erro # args: deve ser "proc_quartus_synth nome"
durante a execução
"proc_quartus_synth"
(procedimento "proc_sim_verilog" linha 2)
invocado de dentro
"proc_sim_verilog altpcie_sv_hip_ast_hip_status_bridge"?

Este erro se refere à lógica da camada de aplicação de gasket que impulsiona os LEDs no PCB. Ele não é necessário ao criar um projeto PCIe completo. Você pode remover o elemento Qsys e não ter nenhuma perda de funcionalidade.

Resolução Remova o componente Qsys pcie_sv_hip_de_hip_status_0.

Artigos relacionados

Produtos relacionados

Este artigo aplica-se a 13 produtos

FPGA Stratix® V GX
FPGA SoC Cyclone® V ST
FPGA SoC Cyclone® V SX
FPGA Stratix® V GS
FPGA Stratix® V GT
FPGA Cyclone® V GX
FPGA SoC Cyclone® V SE
FPGA Cyclone® V GT
FPGA Arria® V SX SoC
FPGA Arria® V ST SoC
FPGA Arria® V GX
FPGA Arria® V GZ
FPGA Arria® V GT

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.