ID do artigo: 000085463 Tipo de conteúdo: Mensagens de erro Última revisão: 27/08/2013

Aviso: período de clock especificado para o clock de saída PLL <pll clock="" output=""> deve ser maior ou igual a <clock period=""> para E/S de saída <pll clock="" output="">.</pll></clock></pll>

Ambiente

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Você pode obter esta mensagem de aviso se o seu projeto estiver usando um esquema avançado de clock que o analisador de tempo clássico não suporta. A mensagem de aviso pode ocorrer, por exemplo, se você implementar seu projeto com a megafunção Ethernet de velocidade tripla e estiver usando o Classic Timing Analyzer durante a compilação.

Para evitar esta mensagem de aviso, use o analisador de tempoquest no processo de análise de tempo.  O Classic Timing Analyzer foi suportado pela última vez no software Quartus® II versão 10.0.

Produtos relacionados

Este artigo aplica-se a 1 produtos

FPGAs Cyclone® III

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.