Problema crítico
Este problema afeta os produtos DDR2, DDR3 e LPDDR2.
Interfaces DDR2, DDR3 e LPDDR2 usando a interface de memória HPS
em Arria dispositivos V ou Cyclone V, produzem um nervosismo de longo CK
prazo
(no lado da HPS, não no lado FPGA) que excede o JEDEC e
especificação do fornecedor (tERR
(Nper
) para moderada
valores de N
).
Altera verificaram que a adesão a esta especificação não é necessária,
desde que o treme de curto prazo (tJITcc
e tJITper
)
requisitos são atendidos. Nas configurações descritas, tJITcc
e são tJITper
dentro das especificações JEDEC.
Este problema não será corrigido.