ID do artigo: 000085479 Tipo de conteúdo: Mensagens de erro Última revisão: 13/04/2007

Erro (10253): Erro de instantulação do módulo HDL Verilog em <design>.v(line #): não é possível elaborar matriz de instâncias porque a declaração para o módulo instanciado não foi analisada</design>

Ambiente

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Este erro pode ocorrer ao sintetizar com o software Quartus® II versão 6.1 ou 7.0, se o nome do módulo corresponde ao nome da instância.

Por exemplo, no módulo a seguir chamado tribuf64bit, há uma instantição de módulo chamada tribuf8bit:

module tribuf64bit (output [63:0] out,  input [63:0] in, input enable);
   wire [63:0] out, in;
   wire enable;
 
   //array of eight 8-bit tri-state buffers; each instance is connected
   //to 8-bit part selects of the 64-bit vectors;

   tribuf8bit tribuf8bit[7:0] (out, in, enable);
endmodule

O nome da instância tribuf8bit é o mesmo do nome do módulo tribuf8bit. Para resolver este problema, mude o nome da instância para algo diferente do nome do módulo. Por exemplo, altere o nome da instância da seguinte forma:

tribuf8bit inst_tribuf8bit[7:0] (out, in, enable);

Este problema está programado para ser corrigido em uma versão futura do software Quartus II.

Produtos relacionados

Este artigo aplica-se a 1 produtos

Dispositivos programáveis Intel®

1

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.