ID do artigo: 000085480 Tipo de conteúdo: Solução de problemas Última revisão: 13/06/2014

Por que eu observo erros de leitura com o meu controlador de memória baseado no UniPHY IP após a migração do IP para uma versão diferente do software Quartus II?

Ambiente

    Intel® Quartus® II Subscription Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Você deve executar o script pin_assignment.tcl após a migração do controlador de memória baseado no UniPHY IP para uma versão diferente do software Quartus® II. Versões mais recentes do software Quartus II podem introduzir atribuições adicionais. Sem essas atribuições, o IP do controlador de memória baseado no UniPHY pode não funcionar corretamente.

 

 

Resolução

 

Produtos relacionados

Este artigo aplica-se a 15 produtos

FPGA SoC Cyclone® V SX
FPGA Cyclone® V GT
FPGA Stratix® V GX
FPGA Stratix® V GT
FPGA Cyclone® V GX
FPGA Stratix® V GS
FPGA Arria® V GZ
FPGA Arria® V SX SoC
FPGA SoC Cyclone® V ST
FPGA Arria® V ST SoC
FPGA Arria® V GX
FPGA Arria® V GT
FPGA Cyclone® V E
FPGA Stratix® V E
FPGA SoC Cyclone® V SE

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.