ID do artigo: 000085505 Tipo de conteúdo: Solução de problemas Última revisão: 04/07/2016

Designs de origem DisplayPort com contagem máxima de pistas 1 compilação de falha

Ambiente

    Intel® Quartus® Prime Pro Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT

Problema crítico

Descrição

Os designs de origem DisplayPort com contagem máxima de pistas definida como 1 falharão na compilação no software Quartus II. Você verá a seguinte mensagem de erro:

Error (10251): Verilog HDL error at bitec_dp_tx_skew.v(90): index -1 cannot fall outside the declared range [39:0] for dimension 1 of array "data_sr"

Você só verá este erro durante a compilação do software Quartus II. Seu o design passará na compilação do simulador ModelSim.

Resolução

Para evitar erros de compilação, defina a contagem máxima de pistas para 2 ou 4.

Este problema é corrigido na versão 16.0 do núcleo Ip DisplayPort.

Produtos relacionados

Este artigo aplica-se a 1 produtos

Dispositivos programáveis Intel®

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.