Problema crítico
Há um erro de sintaxe HDL no nível superior gerado pelo Pin Planner arquivos de projeto que contêm uma variação do controlador SDRAM DDR ou DDR2.
Arquivos de design de alto nível gerados pelo Pin Planner que usam um design que contém uma variação do controlador DDR ou DDR2 SDRAM.
Se você importar o planejador de pinos do controlador DDR ou DDR2 SDRAM arquivo no Pin Planner e, em seguida, gerar um arquivo de projeto de alto nível para o seu projeto, ele contém um erro de sintaxe HDL e não compila no software Quartus II. Você não pode usar este design de alto nível arquivo para análise de atribuição de IO.
Use o design de exemplo de nível superior do IP Toolbench e automaticamente restrições atribuídas para verificar suas atribuições de pino e IO.
Este problema não será corrigido.