ID do artigo: 000085518 Tipo de conteúdo: Solução de problemas Última revisão: 18/11/2014

Por que a opção "Mostrar pinos de interface hard PCIe" no planejador de pinos para o dispositivo Cyclone® V GX (5CGXFC5C6U19A7) mostra apenas um PCIe Hard IP?

Ambiente

    Intel® Quartus® II Subscription Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Devido a um problema no software Quartus® II versão 13.1 da atualização 4 e posterior, a variante "Mostrar pinos de interface hard PCIe" para o dispositivo Cyclone® V GX (5CGXFC5C6U19A7) mostra apenas um PCIe® Hard IP.

 

Resolução

Esta variante do dispositivo suporta dois Hard PCIe Hard IP's nos seguintes locais

1ª localização PCIe HARD IP AA2/AA1(Receptor), Y4/Y3 (Transmissor) nPERSTL1 PIN_R17
2ª LOCALIZAÇÃO PCIe HARD IP D4/D3(Receptor), C2/C1 (Transmissor) nPERSTL0 PIN_R16

Produtos relacionados

Este artigo aplica-se a 1 produtos

FPGA Cyclone® V GX

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.