ID do artigo: 000085531 Tipo de conteúdo: Solução de problemas Última revisão: 08/07/2014

Por que vejo uma incompatibilidade entre o modelo de simulação do IBIS e a medição de hardware real para a forma de onda DQ leitura ao usar a interface de memória externa do HPS?

Ambiente

  • Intel® Quartus® II Subscription Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Problema crítico

    Descrição Ao comparar as formas de onda DQ, você pode notar que a amplitude de forma de leitura de estado estável medido excede o valor esperado simulado pelo modelo IBIS. Isso se deve a um ajuste do valor de rescisão de Rt pelo software Quartus® II, em que a resistência equivalente é maior do que o esperado.
    Resolução

     

    Produtos relacionados

    Este artigo aplica-se a 5 produtos

    FPGA Arria® V ST SoC
    FPGA Arria® V SX SoC
    FPGA SoC Cyclone® V SE
    FPGA SoC Cyclone® V ST
    FPGA SoC Cyclone® V SX

    Isenção de responsabilidade

    1

    Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

    O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.