No software Quartus® II versão 13.1, você pode ver o Hard IP para PCI Express® usando Avalon® interface Memory-Mapped com falha de projeto de DMA se a interface de controlador do descritor for acessada usando uma transação de burst.
Isso ocorre devido ao controlador de descritor Avalon-MM suportar apenas o acesso de ciclo único.
Se um componente Avalon-MM Master realizar dois acessos sequenciais ou uma transação de burst para o controlador do descritor, o componente de interconexão Qsys pode gerar um ciclo de burst a partir de dois ciclos únicos.
No Hard IP da versão 13.1 do Quartus® II para PCIe Avalon-MM com projetos DMA, certifique-se de que apenas acessos de ciclo único sejam feitos na interface de controlador de descritor DMA.
Este problema será corrigido em uma versão futura do software Quartus® II.