ID do artigo: 000085548 Tipo de conteúdo: Solução de problemas Última revisão: 21/02/2014

Por que minha simulação cadence NCSim Cyclone PCIe V não é concluída, ficando presa em L0?

Ambiente

    Intel® Quartus® II Subscription Edition
    Simulação
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição Devido a um problema ao simular o Cyclone® V Hard IP para PCI Express® usando Cadence® NCSim®, os modelos de simulação devem ser atualizados.
Resolução

Para resolver este problema, baixe esses arquivos UpdatedCycloneVModelFiles.zip e substitua os arquivos existentes no local < sua versão quartus>\quartus\eda\sim_lib\cadência

Produtos relacionados

Este artigo aplica-se a 6 produtos

FPGA Cyclone® V GT
FPGA Cyclone® V E
FPGA Cyclone® V GX
FPGA SoC Cyclone® V SX
FPGA SoC Cyclone® V SE
FPGA SoC Cyclone® V ST

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.