Por que o DDR3 ODT falha na simulação com denali?

Nos controladores SDRAM DDR3 com funções ALTMEMPHY IP MegaCore® versão 11.0 e anteriores, falhas de ODT DDR3 podem ocorrer em simulação com Denali.

Configurações afetadas

Este problema afeta as configurações DDR3 com DIMM incomparável, vários DIMMs, ODT habilitados e um número de slots maior que 1.

Impacto do projeto

Este problema pode resultar em um erro de simulação e também pode resultar em corrupção de dados no hardware.

Status da solução

Este problema é corrigido nos controladores SDRAM DDR3 com a função ALTMEMPHY IP MegaCore versão 11.0 SP1.

Há duas possíveis soluções alternativas para este problema:

Opção 1: abra o arquivo alt_mem_ddrx_controller_st_top.v e adicione 1 (clk) à equação usada para derivar os locais CFG_EXTRA_CTL_CLK_RD_TO_WR_DIFF_CHIP e CFG_EXTRA_CTL_CLK_WR_TO_RD_DIFF_CHIP.

Opção 2: Abra o arquivo gerado _alt_mem_ddrx_controller_top.v e altere o valor local CFG_READ_ODT_CHIP para 'h0 .